更大TSV引领半导体封装新纪元

半导体技术的革新，几十年来一直以微缩化为标尺。但随着晶体管微型化脚步的放缓，瓶颈已从器件转向了互连，高级封装成为新的研发焦点。通过硅通孔（TSV）实现的硅中介层，不仅实现了高密度2.5D集成，还大幅缩短了信号路径，支持远超传统衬底和引线键合的带宽。

未来趋势出人意料：将TSV蚀刻至更厚中介层中，采用更大尺寸（宽度可达50μm，深度可达300μm），能带来更优电气性能、更稳定电源传输、更佳散热效果及更高制造良率。

从引线键合到中介层

历程始于引线键合，这一20世纪标准互连技术。随后倒装芯片封装问世，缩小了互连尺寸并减少了寄生效应。但即便是倒装芯片，也无法满足日益增长的带宽和芯片间高速通信需求。21世纪初，硅中介层应运而生，提供了重分布层（RDL）、密集型TSV阵列以及存储与逻辑集成平台，推动了如Xilinx FPGA Virtex 7、GPU和AI加速器等技术的出现。

中介层是连接不同芯片的微电子电路的关键。它提供高密度互连平台，显著增强电子设备功能和性能。

高级封装的中介层需根据特定芯片封装和基板定制设计。从这方面看，中介层类似裸电路板，提供组装完整封装的平台。所有中介层设计旨在发挥三大作用：提供半导体芯片安装表面、实现芯片间连接及将堆叠结构重新连接到封装基板上。

该结构包含小型过孔（TSV）和小型焊盘，用于连接封装内的半导体芯片。中介层连接回封装基板，便于在组件间及与封装外部进行进一步布线。基板底面含焊球阵列（BGA封装），可组装至PCB上的焊盘图案中。

重分布层（RDL）位于TSV区域和中介层顶层微凸点间，包含主要水平界面连接，用于连接中介层顶层元件芯片。RDL中的互连结构类似HDI PCB中的盲孔/埋孔。

中介层通常由硅、玻璃或有机衬底制成。完全由代工厂制造（台积电是主要供应商），包括与封装衬底和半导体芯片键合的TSV和水平互连。中介层可设计为两种功能：作为有源或无源器件。

为何越大越好

尽管TSV制造技术已发展数十年，但高昂工艺成本限制了其普及。更深的沟槽需要更长蚀刻时间，连续衬层和阻挡层金属的沉积难度更大。因此，供应商正努力在降低成本的同时，生产稳定可靠的TSV。

关键工艺考虑因素是TSV对周围区域施加的机械和热应力。通孔纵横比越大，对周围硅片的拉应力越大，影响载流子迁移率及晶体管开关速度。这就是“禁入区”的原因——必须没有任何有源电路的周围区域。但随I/O数量增加和TSV间距缩小，所需禁入区范围也缩小。

为了让更厚中介层更平整并可扩展至更大尺寸，TSV纵横比必须更高或直径更大。实际上，纵横比已接近当前制造技术极限，无法保证良好良率和合理制造时间/成本。因此，TSV直径必须增大。

更大直径TSV的优势包括支持更大中介层尺寸、更高功率传输、更低高频损耗等。

权衡取舍

更大TSV面临挑战，如铜和硅热膨胀系数不匹配导致机械应力增加。此外，更宽通孔减少可用布线空间并增加材料成本。尽管良率提高可部分抵消成本增加，但仍是考虑因素之一。

预计更大尺寸TSV将应用于高性能计算（HPC）、人工智能（AI）训练及5G基础设施系统等领域。这些应用需要海量带宽和可靠电源供应。此外，汽车电子产品也需坚固耐用封装和可靠散热性能。

未来中介层将集成更多功能和材料，应对频率、功耗和散热挑战。从5-10μm直径TSV到50μm直径TSV的转变，标志着封装理念的变革。通过采用更大、更坚固通孔，硅中介层能应对下一代工作负载挑战。