英特尔在IEDM 2025展示300mm硅基氮化镓Chiplet技术

在2025年IEDM会议上，英特尔首次公开展示了其基于300mm硅基氮化镓工艺开发的氮化镓Chiplet技术。这项技术具备以下几个突出特点：

• 该Chiplet采用了目前业界最薄的氮化镓设计，底层硅衬底仅19微米厚，这些衬底来自经过完整加工、减薄并单晶化的300毫米硅基氮化镓晶圆，展示了出色的晶体管特性和品质因数；
• 它是业界首个通过单片集成氮化镓N-MOSHEMT与硅PMOS工艺实现的全功能片上CMOS数字电路库，包含了反相器、逻辑门、多路复用器、触发器以及环形振荡器等组件；
• TDDB、pBTI、HTRB和HCI等可靠性测试均取得了令人满意的结果，证实了该300毫米氮化镓MOSHEMT技术能够达到所需的可靠性标准。

英特尔指出，本次展示的各项技术要素表明，300毫米硅基氮化镓技术作为一种极具吸引力且功能强大的Chiplet方案，在高性能、高密度、高效能功率转换以及高速/射频电子等领域拥有广阔的应用前景。

背景介绍

随着图形处理器和服务器平台对计算能力的需求不断攀升，以及5G/6G通信技术对数据传输速率提出更高要求，氮化镓(GaN)与先进的三维封装等半导体技术，正日益成为突破现有硅基及III-V族器件性能瓶颈的关键，能够实现更高的性能、效率、集成度与密度。

此前，已有专家提出300毫米硅基氮化镓技术，因其卓越的性能指标(FoM)以及能够将低压(至48V)氮化镓器件与硅CMOS集成的能力，在高密度、高性能功率电子及高速/射频领域展现出巨大潜力。图1描绘了氮化镓负载点电源解决方案的演进路径：从分立式主板电压调节器(MBVR)向采用氮化镓功率芯片的Chiplet集成过渡，旨在实现更高的功率密度、效率(例如降低I²R布线损耗)和集成度。

本文详细介绍了实现基于300毫米硅基氮化镓工艺的氮化镓Chiplet所需的关键技术要素。图2给出了氮化镓Chiplet集成的一个实例。

首先，需要指出的是，Chiplet在复合体中的可用空间非常有限(在所有xyz方向均受约束)。因此，氮化镓晶体管技术必须兼具高密度与高性能，能够提供接近甚至超过10 A/mm²的电流密度。我们之前已证实，300毫米硅基氮化镓MOSHEMT技术能够实现电流密度约10 A/mm²的功率芯片。此外，氮化镓Chiplet必须足够薄(远小于50微米)，以便形成短且低纵横比的硅通孔(TSV)，从而降低电阻损耗并确保良好的散热。

本研究成功展示了业界首款采用厚度仅19微米硅衬底的氮化镓Chiplet，该衬底来源于经过完整加工、减薄并单晶化的300毫米硅基氮化镓晶圆。

其次，氮化镓Chiplet必须尽可能集成所需功能，包括CMOS控制器、低漏电CMOS驱动器、偏置电路(如PMOS电流镜)以及遥测电路等。集成CMOS驱动器(例如DrGaN)和死区时间控制器等功能，对于实现最佳效率和快速开关从而减小无源器件尺寸至关重要。在这种复杂的结构中，无法容纳额外的CMOS配套芯片，仅仅为了访问少量CMOS组件而在芯片间布线是低效的。

因此，将关键的CMOS元件直接集成在氮化镓芯片上，对于氮化镓Chiplet技术至关重要。

为此，我们首次展示了一个功能完备且完全集成的片上CMOS数字电路库，包含反相器、逻辑门、多路复用器、触发器和环形振荡器等。所有电路均采用单片集成GaN N-MOSHEMT与硅PMOS工艺实现，该工艺基于层转移技术，并采用统一的工艺设计套件(PDK)进行设计。

第三，氮化镓MOSHEMT晶体管技术必须满足基本的可靠性要求。本研究展示了温度相关介质击穿(TDDB)、正偏压温度不稳定性(pBTI)、高温反向偏压(HTRB)以及热载流子注入(HCI)等方面的优异结果，表明300毫米氮化镓MOSHEMT技术能够满足这些可靠性指标。

超薄氮化镓Chiplet的制备：基于300毫米硅基氮化镓晶圆

图3展示了减薄并切割成单片的300毫米硅基氮化镓晶圆照片，其中(b)为晶圆边缘，(c)为晶圆内成功取出Chiplet(晶粒)的区域。该晶圆采用了SDBG(研磨前隐蔽切割)工艺进行减薄和切割。

图4(a-c)为从图3所示晶圆中提取的氮化镓Chiplet的SEM显微照片，清晰显示了厚度仅19微米的底层硅衬底。横截面SEM图像展示了完全加工后的后端互连堆叠和前端氮化镓器件。需要强调的是，这是业界最薄的经过完整加工的300毫米氮化镓晶圆。图4(d)展示了一个原型，其中顶部氮化镓Chiplet翻转后连接到底部晶圆上。

图5展示了从图4中氮化镓Chiplet测得的氮化镓MOSHEMT晶体管(LG=30nm，栅漏间距不同)的ID-VG特性。LG=30nm的器件表现出优异的导通电阻(RON)，漏极和栅极漏电流均低于3pA/µm。

图6显示了从图4中氮化镓Chiplet测得的氮化镓MOSHEMT(LG=30nm, LGD=1000nm, LGFP=900nm)的ID-VD特性。在图6(b)的BVDS测量中，器件在承受78V (@1µA/µm)的VDS后，ID-VD特性保持稳定(变化小于2%)。

图7给出了不同LGD和LGFP下，LG=30nm氮化镓MOSHEMT的Ron-BVDS和BVDS-LGD特性，数据均来自图4中的氮化镓Chiplet。

图8显示，最佳功率品质因数FoM=Ron·QGG约为1mΩ·nC，由LG=30nm、LGD=200-250nm的氮化镓MOSHEMT实现，数据源自图4中的氮化镓Chiplet。我们之前采用较长沟道长度(LG=250nm)的氮化镓MOSHEMT，在300毫米硅基氮化镓技术上实现了约10A/mm²的电流密度。本文结果表明，通过缩小晶体管几何尺寸和间距，可实现短至30nm的沟道长度(LG)，因此有望获得远超10A/mm²的电流密度。

图9展示了氮化镓MOSHEMT晶体管的射频性能。对于最短的LG=30nm器件，fT/fMAX分别达到212/304GHz；而在LG长达130nm的范围内，峰值fMAX均超过200GHz。这些基于图4中氮化镓Chiplet测得的射频数据表明，该器件在射频和高速应用(如光子学)方面具有良好的潜力，氮化镓Chiplet技术在这些领域具有广阔的应用前景。

CMOS数字电路与氮化镓MOSHEMT的单片集成：基于300毫米硅基氮化镓

图10展示了单片集成在300毫米硅基氮化镓晶圆上的氮化镓N-MOSHEMT晶体管与硅PMOS的透射电镜(TEM)图像。

图11给出了单片集成硅PMOS晶体管(LG=180nm, RON=2411Ω·µm, ION=0.35mA/µm)和氮化镓MOSHEMT晶体管(LG=180nm, RON=413Ω·µm, ION=1.03mA/µm)的ID-VG特性曲线。

图12为采用单片集成氮化镓N-MOSHEMT与硅PMOS实现的反相器，展示了测得的Vout-Vin响应以及输入/输出波形。

图13展示了NAND门及其测得的输出波形与(p, q)输入波形。

图14展示了多路复用器(MUX)及其对(p, q)和Select输入信号的测量输出波形。

图15展示了采用相同单片工艺实现的环形振荡器布局，该振荡器包含7213级反相器和一个214分频器(由D触发器链组成)。在300毫米硅基氮化镓晶圆上，每级反相器的测量延迟为33ps ±2ps (1σ)。这是首次采用300毫米单片集成氮化镓N-MOSHEMT与硅PMOS工艺，展示出功能完备的片上集成数字电路库。

300毫米氮化镓MOSHEMT的可靠性研究

图16展示了氮化镓MOSHEMT栅极氧化层的时间相关介质击穿(TDDB)研究结果。根据测得参数(β, ASF, VAF)计算得到的Vmax为1.84V，对应晶体管宽度1000mm(106µm)，在90°C下可实现10年寿命，故障率为百万分之一。该Vmax足以满足氮化镓MOSHEMT技术的需求，远低于p-GaN HEMT中常见的高栅极电压(5-6V)，因此其驱动功耗远低于p-GaN HEMT。

图17给出了氮化镓MOSHEMT的正偏压温度不稳定性(pBTI)研究结果。阈值电压(VT)在饱和至约+0.43V后趋于稳定，导通电阻(Ron)稳定在503Ω·µm(较初始值416Ω·µm增加21%)。这些结果表明需要经历“老化”过程，使栅极感应陷阱达到饱和。在读出(RO)间隔期间，移除栅极应力(Vg,stress)，并在应力移除后的75µs短时间内测量晶体管参数，这种快速读出可确保阈值电压(VT)在读出间隔内不会显著恢复。

图18显示，在高温反向偏置(HTRB)研究中，对氮化镓MOSHEMT施加应力电压VD,stress=72V和VG,stress=-1V后，晶体管导通电阻稳定在初始值的+16% ΔRon，且栅极和漏极漏电流在整个应力过程中保持稳定。这些结果表明器件经历了“老化”过程，漏极感应陷阱达到饱和。

图19展示了氮化镓MOSHEMT在不同应力电压VD,stress和不同漏极电流密度ID,str下的热载流子注入(HCI)研究结果。ID,str=0.1mA/µm对应的点是从ID,str为0.3至0.9mA/µm的测量数据中投影得到。失效时间(TTF)基于失效准则测量，该准则定义为漏极电流变化∆ID达到-20%。

根据测得的HCI数据，预计该晶体管能够承受VD > ~15V且IDstr < 0.1mA/µm的HCI应力(1%占空比)达10年之久。TDDB、pBTI、HTRB和HCI研究结果表明，300毫米氮化镓MOSHEMT技术在满足可靠性指标方面具有良好的前景。

结论

本研究首次展示了一种基于300毫米硅基氮化镓的氮化镓Chiplet技术。我们成功制备了业界最薄的氮化镓Chiplet，其底层硅衬底厚度仅19微米，该芯片来源于经过完整加工、减薄并单晶化的300毫米硅基氮化镓晶圆，展现出卓越的晶体管性能和品质因数。

我们首次利用单片氮化镓N-MOSHEMT与硅PMOS工艺，展示了一个功能完备且完全集成的片上CMOS数字电路库，从而实现了关键片上CMOS功能的集成。TDDB、pBTI、HTRB和HCI研究的优异结果表明，300毫米氮化镓MOSHEMT技术能够满足所需的可靠性指标。

本文展示的Chiplet技术要素，推动了300毫米硅基氮化镓技术的发展，使其成为高密度、高性能、高效率电力电子器件以及高速/射频电子器件的理想选择。