算力芯片新趋势：统一指令集架构的挑战与机遇

过去40年，处理器芯片经历了从自研到放弃自研，再回到自研的螺旋式发展路径。

最近五年，众多整机和平台厂商再度投身自研“芯片战争”，并展现出一种新趋势：从以CPU为中心的同构计算系统，转向CPU联合xPU的异构计算。

在这场“芯片战争”中，参与者需直面xPU架构创新程度、持续创新空间、应用规模能否摊薄硬件成本，以及生态创新成本等挑战。

根据近期发布的“十五五”规划建议稿，国家正加速科技自立自强，提升自主创新能力，并大力实施关键技术迭代攻关，特别是针对半导体等关键领域。那么，接下来的五年至十年，国产‘算力芯片’的突破口何在？

我们认为，突破口在于指令系统结构（指令集架构）的统一。

统一系统结构能推动架构层面的创新，例如以RISC-V作为统一指令系统，所有CPU/GPU/xPU均基于RISC-V及其扩展进行开发，这不仅能扩大规模效应，还能高效利用研发资源。

指令集相当于软硬件之间的“连接器”，通过标准编写的软件可向硬件发出计算指令。

01 经济规模与生态成本，决定架构的“命运”

计算机经历了八十多年的发展，从早期的集中式处理，到20世纪80年代后的微处理器为基础的计算模式转变。如今，计算模式已进化为云中心和“泛在分布”智能终端的复杂体系。

当前，CPU领域的两大主导指令集是x86（用于PC和服务器）和ARM（用于智能手机）。

x86等架构及其特征

x86和ARM的主导地位是市场洗牌的结果。回顾过去40年，尽管出现过许多特色架构和产品，但大部分都逐渐消失了。

指令集架构快速收敛的原因各不相同。例如，x86通过不断向高端RISC“抄作业”，并根据新应用需求增加指令子集和功能，最终战胜RISC。而RISC CPU的失意，表面上看是巨额的软硬件投入成本，根本原因在于无法颠覆现有软硬件生态系统。

02 架构创新难，生态构建更难：壁垒在软件与协同

进入纳米工艺后，摩尔定律逐渐失效，晶体管开关速度放缓。现在业界依赖增加晶体管数量来提升性能，如增加数据位宽、功能部件和处理器核数量等。

计算机体系结构不仅是硬件与软件的接口界面，也决定了它们的分工。根据硬件与软件分工的不同逻辑，可分为三种类型：

• 激进的结构（完全动态优化）：在硬件上做尽可能多的动态优化，但往往导致硬件过分复杂和功耗过高。
• 保守的结构（静态优化）：硬件仅提供必需设施，依赖软件实现高性能。这种方案简化了硬件但编程不便、性能无保障。
• 折中的结构（动静态相结合的优化）：硬件做一些动态优化（如高速缓存），软件也有优化余地。通过软硬件协同解决性能和编程问题。

英伟达PASCAL和TURING架构GPU拥有大量CUDA计算核心

无论是TPU还是GPGPU，众核结构xPU的“算力芯片”大规模应用需先解决生态系统问题——在处理器上运行的各类软件总和。

03 统一指令集：中国算力芯片规模化的关键路径

近年来，系统和平台厂商再度研发计算芯片。云厂商自研芯片模式行得通，因为企业盈利基础在于增值服务而非硬件。

众多自研芯片的系统厂商中，苹果公司是一个成功案例，实现了核心产品线处理器的全线自研。

“产品定价高”可以作为评判苹果自研成功与否的一个指标。

“自研芯片”若仅聚焦在纸面参数上而忽略软件差异化和生态能力提升，未必有价值。