HBM技术革新与多元化AI存储竞赛

作为AI加速器GPU的核心配置，HBM（高带宽内存）凭借其独特的垂直堆叠结构，为AI训练与推理提供了强大的数据带宽支持，成为了推动AI算力发展的基石。然而，HBM也面临着成本高昂和容量增长受限的挑战。在此背景下，类HBM技术阵营加速崛起，为AI存储赛道注入了新的活力。

01 SPHBM4：标准封装重构HBM应用边界

JEDEC固态存储协会正推进SPHBM4标准的制定，该技术继承了HBM4的DRAM芯片与堆叠架构，核心差异在于接口基础裸片的设计优化。通过采用标准有机基板，SPHBM4改变了HBM的物理集成方式，进一步提升了总内存容量。此外，SPHBM4在性能参数上也实现了突破，通过提升工作频率和采用4:1串行化技术，达到了与HBM4相当的数据传输速率。

值得注意的是，SPHBM4并非“低成本版HBM”，而是旨在打破HBM的应用局限，拓展至更多场景。随着标准的落地，HBM技术有望在更多领域实现应用，推动市场规模的实质性扩容。

02 HBF：高带宽闪存开启容量竞赛新篇章

HBF（High Bandwidth Flash）是一种通过堆叠NAND闪存而制成的高带宽存储产品。与DRAM相比，NAND闪存在容量密度上具有显著优势。通过采用先进3D堆叠架构和芯片到晶圆键合技术，HBF构建了密集互连的存储结构，实现了高带宽和超大容量的完美结合。

在性能与容量平衡上，HBF展现出卓越的表现。每个封装可堆叠多达16个NAND芯片，支持多阵列并行访问，带宽可达1.6TB/s至3.2TB/s。此外，HBF还打破了传统NAND设计限制，实现了独立访问的存储器子阵列，进一步提升了并行访问能力与吞吐量。

03 HBS存储：终端AI的低成本高性能选择

针对智能手机、平板电脑等终端设备的AI算力需求，SK海力士正在研发高带宽存储（HBS）技术。HBS采用垂直导线扇出（VFO）封装工艺，将最多16层DRAM与NAND芯片垂直堆叠。通过直线直接连接芯片的方式，HBS大幅缩短了电信号传输路径，有效减少了信号损耗与延迟。

在性能层面，VFO封装技术使HBS的能效提升4.9%，封装厚度减少27%，仅增加1.4%的散热量。在成本层面，HBS无需采用硅通孔工艺，显著提升了良率并降低了生产成本。

04 HMC存储：经典技术的差异化回归

HMC（Hybrid Memory Cube）是一种由美光与英特尔联合开发的混合内存立方体技术。与HBM相比，HMC省去了中介层，结构更简洁、延迟更低。然而，在带宽能力上通常弱于HBM。尽管如此，随着AI存储对成本与差异化的需求日益凸显，HMC再次进入产业视野。

在成本与功耗维度上，HMC因无需中介层而规避了HBM的良率压力。尽管其极限带宽和能效密度不及HBM但在特定场景下可通过差异化优化弥补。

如今AI产业正迎来技术路线多元化的新阶段。从英伟达的SOCAMM到以HBF为代表的3D NAND垂直堆叠架构再到SPHBM4、HBS、HMC等差异化技术AI存储的竞争核心已转向成本、量产能力与系统级整体效率的综合较量。

未来市场格局将呈现清晰的差异化分工：HBM将继续主导通用AI加速卡与高端HPC场景；SPHBM4将拓展至更多通用计算场景；HBF将在AI推理等大容量、高带宽需求场景中占据优势；HBS将赋能终端AI设备推动智能终端普及；而HMC等定制化方案则将在特定AI系统中实现差异化落地。