半导体IP市场风起云涌：大厂纷纷布局，技术创新引领未来

随着科技的不断进步，芯片知识产权（IP）的重要性日益凸显。

在巴黎RAISE AI大会上，一种新的观点引发了热议：EDA正逐步转型为IP业务，逐渐减少对模块或芯片组装过程的依赖。

尽管这种看法并未被全面验证，但SEMI电子设计市场数据报告执行发起人Walden Rhines指出，这一观点并非首次提出，但如今正逐渐显现其影响力。他强调：“IP的潜力不容小觑。”

行业最新动态进一步证实了这一点。从研究公司的数据发布到IP领域的频繁并购，再到新技术的突破，无不彰显着IP业务的繁荣。

而行业巨头们早已嗅到了这一商机，纷纷投身其中。

01 IP业务：前景璀璨

半导体IP，即半导体知识产权，包括预先设计和验证的组件，对半导体芯片和集成电路的开发至关重要。这些组件如内存控制器、处理器内核和接口协议等，均可被半导体公司授权或重复使用。

据IPnest最新数据，2024年全球半导体设计IP市场规模达到84.916亿美元，较2023年的70.625亿美元增长20.2%，创下了历史新高。其中，有线接口IP和处理器IP表现尤为强劲，分别增长23.5%和22.4%。

2024年，全球设计IP市场Top 10厂商合计营收70.89亿美元，同比增长22.8%，市场份额从2023年的81.7%提升至83.7%。其中，ARM和Synopsys占据主导地位，合计市场份额达66%。前四大供应商（ARM、Synopsys、Cadence、Alphawave）合计市场份额为75%，而2023年为72%。

有线接口IP是驱动设计IP市场增长的主要力量。IPnest预测，2024年至2029年间该市场将持续增长，增速与2020年代相当。该机构指出，人工智能正推动半导体行业发展，而互连协议效率的提升则增强了AI性能，形成良性循环。对比之下，尽管2023年半导体市场整体下滑，但接口IP市场却增长了17%。

当前，接口IP领域的主要技术趋势是Chiplet（芯粒）。Chiplet技术可平衡芯片计算性能与成本，提高设计灵活性，并增强IP模块的经济性和复用性。其原理类似于搭积木，将预先在工艺线上生产的特定功能芯片裸片通过先进集成技术（如3D集成）集成封装成系统芯片。

Chiplet不仅继承了SoC的IP可复用特点，还开创了硅片级别的IP复用新模式。不同功能的IP（如CPU、存储器、模拟接口）可灵活选择不同工艺生产，从而平衡计算性能与成本，实现功能模块的最优配置而不受晶圆厂工艺限制。

Chiplet的发展为IP供应商尤其是具备芯片设计能力的供应商拓宽了商业灵活性和发展空间。

在处理器IP领域，RISC-V架构正注入新活力。RISC-V是一种基于“精简指令集计算”原则的开源指令集架构。其特点是完全开放、免费使用，打破了传统专有架构的壁垒。

RISC-V采用模块化设计，拥有精简的基础指令集，并允许设计者根据特定应用场景（如物联网、人工智能、嵌入式控制等）灵活添加标准或自定义扩展指令集。这种高度灵活性和可定制性使其能轻松打造优化处理器，实现最佳性能、功耗与面积（PPA）表现。

由于其开放性和低门槛特性，RISC-V正激发全球芯片设计创新浪潮，并快速构建起涵盖工具链、软件和硬件IP的庞大生态系统。被视继x86和ARM之后深刻影响半导体产业格局的第三大主流架构。

IPnest表示，2024年设计IP市场的强劲增长反映了全球对高性能计算和先进接口IP的持续需求。随着AI、大数据和5G技术的进一步普及，设计IP市场未来几年有望保持快速增长。

02 大厂入局：抢占IP市场先机

认识到IP市场的前景和技术重要性后，众多此前未涉足此领域的大厂纷纷加速布局。

例如，7月8日美国时间，晶圆代工大厂格罗方德宣布收购人工智能和处理器IP领先供应商MIPS。此次交易将使格罗方德提供基于RISC-V指令集架构的自有处理器和其他产品，进而成为部分代工客户的竞争对手。

分析师指出，此次收购增强了格罗方德的IP组合能力，使其能够整合MIPS技术包括通用CPU IP、AI推理加速IP以及各类传感器。MIPS近期扩展了基于RISC-V ISA的处理器产品线使其Atlas产品线涵盖了适用于通用和实时处理的各种内核以及专为AI边缘工作负载设计的专用内核。这些内核旨在以相对较低的功耗为嵌入式系统中计算密集型工作负载提供高性能。

当然这并不意味着格罗方德打算自行开发处理器或转型为集成器件制造商（IDM）。在接受采访时格罗方德企业传播总监Erica McGill表示公司希望借此为客户提供“即用型”计算IP以加快其产品上市进程。

此次收购后格罗方德将成为首家基于开源RISC-V指令集架构面向计算应用场景提供处理器IP的代工厂商这将极大提升其对新入场客户的吸引力。

同样意识到IP重要性的还有西门子.据报道西门子已启动建立IP联盟计划作为其先进晶圆代工领域突破性战略的一部分。

作为领先的EDA软件提供商西门子EDA已深化与Alphawave等专业IP公司的合作确保了基础接口IP供应。最近它还与多家新兴IP初创公司接触以扩大其产品组合同时瞄准包括三星和台积电在内的主要行业巨头。

消息人士透露西门子EDA已向数家位于韩国和美国的IP初创公司发出合作邀请目标是吸纳专注于神经网络处理器（NPU）、人工智能加速器、高速接口以及其他关键领域的有竞争力公司以构建一个集成的IP-EDA平台。

业内人士指出西门子认识到仅凭现有EDA工具难以超越Synopsys和Cadence因此其旨在通过与集成IP供应策略相结合来开辟新路径尽管这种方法与Synopsys和Cadence所采用的类似但西门子作为后起之秀寻求通过与小众IP供应商合作来扩大其影响力。

03 领先大厂：持续投入 强化布局

在竞争压力下早早布局了IP业务的大厂也一刻不敢放松。

Cadence于4月17日宣布收购Arm的Artisan基础IP业务包括标准单元库、内存编译器以及针对领先代工厂先进工艺节点优化的通用I/O（GPIO）。此次交易将增强Cadence不断扩展的设计IP产品线其包括领先的协议和接口IP、内存接口IP、适用于最先进节点的SerDes IP以及即将收购的Secure-IC公司提供的嵌入式安全IP。

“随着Arm的Artisan IP的加入Cadence将进入基础 IP市场并支持设计服务和小芯片产品的新增长。”

“新的机遇层出不穷尤其是在3D-IC和AI发展的情况下因此我们正在加倍投资IP。”

“我们提供的IP数量和工艺节点数量都显著增加。IP现在是Cadence最大的研发团队之一我们将继续投资不仅在物理IP和接口IP方面还将投资于被广泛用作嵌入式处理器的Tensilica。”

- Cadence CEO Anirudh Devgan

- Cadence硅片解决方案事业部高级副总裁兼总经理Boyd Phelps

- Cadence CEO Anirudh Devgan

- Cadence硅片解决方案事业部高级副总裁兼总经理Boyd Phelps

- Cadence CEO Anirudh Devgan- Cadence硅片解决方案事业部高级副总裁兼总经理Boyd Phelps- Cadence CEO Anirudh Devgan- Cadence硅片解决方案事业部高级副总裁兼总经理Boyd Phelps- Cadence CEO Anirudh Devgan- Cadence硅片解决方案事业部高级副总裁兼总经理Boyd Phelps- Cadence CEO Anirudh Devgan- Cadence硅片解决方案事业部高级副总裁兼总经理Boyd Phelps- Cadence CEO Anirudh Devgan- Cadence硅片解决方案事业部高级副总裁兼总经理Boyd Phelps- Cadence CEO Anirudh Devgan- Cadence硅片解决方案事业部高级副总裁兼总经理Boyd Phelps- Cadence CEO Anirudh Devgan- Cadence硅片解决方案事业部高级副总裁兼总经理Boyd Phelps- Cadence CEO Anirudh Devgan