全球首颗二维-硅基混合架构闪存芯片成功研发，性能实现重大突破

根据最新科技资讯，10月8日，复旦大学科研团队成功研制出全球首颗二维-硅基混合架构芯片，这一里程碑式成果已正式发表在国际顶尖学术期刊《自然》上。

该研究将二维超快闪存技术与成熟的互补金属氧化物半导体工艺进行深度整合，突破了二维信息器件工程化的核心挑战，有效解决了存储速率的关键技术瓶颈。

据复旦大学官方介绍，这款芯片在性能上显著超越现有Flash闪存技术，首次实现了混合架构的工程化应用。基于前期积累的研究成果与集成工作，该芯片已顺利完成流片。

全片测试显示，基于CMOS电路控制的二维存储核心支持8-bit指令操作、32-bit高速并行处理与随机寻址，芯片良率达到惊人的94.34%。

相关论文题为《全功能二维-硅基混合架构闪存芯片》。复旦大学集成电路与微纳电子创新学院、集成芯片与系统全国重点实验室的研究员刘春森和教授周鹏担任论文通讯作者，刘春森研究员及博士生江勇波、沈伯佥、袁晟超、曹振远为共同第一作者。

论文链接：

https://www.nature.com/articles/s41586-025-09621-8

这是继半年前“破晓（PoX）”皮秒闪存器件发布后，复旦大学在二维电子器件工程化领域取得的又一里程碑进展。

今年4月，周鹏-刘春森团队在《自然》期刊提出了“破晓”二维闪存原型器件，实现了400皮秒的超高速非易失存储，成为目前最快的半导体电荷存储技术，为突破算力发展瓶颈提供了基础原理支持。

团队开发的“长缨（CY-01）”架构，将二维超快闪存器件“破晓（PoX）”与成熟硅基CMOS工艺紧密结合，成功研制出一款基于原子级器件到芯片技术实现的全功能二维NOR闪存芯片。

二维-硅基混合架构闪存芯片光学显微镜照片（图源：复旦大学）

论文指出，二维材料扩展了硅技术器件的可扩展性，并推动了器件机制的根本性创新。尽管在二维材料集成或2D-CMOS混合集成方面已有显著进展，但此前仍缺乏能够将器件优势转化为实际应用的完整系统。

目前，二维半导体尚难以实现与先进硅技术相匹配的逻辑电路性能。因此，将二维电子学与成熟的硅CMOS逻辑电路相融合，是充分发挥二维电子学系统级潜力的重要途径。

相关前沿研究主要聚焦于将二维材料与CMOS工艺结合以提升器件性能。然而，将二维器件概念的优势移植到系统中的核心技术尚未成熟，开发一套涵盖从平面集成、三维架构到芯片封装的全栈式片上工艺，并实现跨平台系统设计的方法论至关重要。

“存储器是二维电子器件最有可能率先产业化的器件类型。因为它对材料质量和工艺制造的要求相对较低，且能达到的性能指标远超现有产业化技术，有望催生颠覆性应用场景。”长期深耕存储器领域的周鹏表示。

当前，市场中的大部分集成电路芯片均采用CMOS技术制造，产业链已相当成熟。团队认为，加速新技术孵化的关键在于将二维超快闪存器件深度融入传统CMOS半导体产线，这也能为CMOS技术带来新的突破。

“从第一个原型晶体管到第一款CPU大约经历了24年，而我们通过将先进技术融入工业界现有的CMOS产线，大幅压缩了这一原本需要数十年的积累过程，未来有望进一步加速探索颠覆性应用。”刘春森总结道。

团队前期经历了五年的探索与试错，在单个器件、集成工艺等多个环节协同攻关。其首项集成工作发表于2024年的《自然·电子学》，在最理想的原生衬底上实现了二维良率的突破，为在真实复杂的CMOS衬底上解决问题奠定了坚实基础。

二维-硅基混合架构闪存芯片透射电子显微镜照片（图源：复旦大学）

如何在不破坏性能的前提下将二维材料与CMOS集成，是亟待攻克的核心难题。

CMOS电路表面包含多种元件，而二维半导体材料厚度仅1-3个原子层，若直接将二维材料铺设在CMOS电路上，材料极易发生破裂。

“这就像从太空俯瞰上海，城市看似平坦，但内部建筑高度差异显著，从400多米到几十米不等。如果直接覆盖一层薄膜，薄膜本身就会不平整。”周鹏形象地比喻道。

因此，全球二维半导体研究者目前只能在极为平整的原生衬底上加工材料。一种思路是将CMOS衬底“磨平”以适应二维材料，但实现原子级平整并不现实。

周鹏-刘春森团队决定从具有一定柔性的二维材料入手，通过模块化集成方案，先将二维存储电路与成熟CMOS电路分离制造，再通过高密度单片互连技术实现完整芯片集成。

这项核心工艺创新，实现了原子尺度上二维材料与CMOS衬底的紧密贴合，最终使芯片良率超过94%。

此外，所制备的二维闪存单元支持20纳秒快速操作，单比特能耗低至0.644皮焦耳。

团队进一步提出了跨平台系统设计方法论，包含二维-CMOS电路协同设计、二维-CMOS跨平台接口设计等，并将这一系统集成框架命名为“长缨（CY-01）架构”。

其跨平台系统设计支持二维NOR闪存芯片的指令驱动型工作模式，具备32位并行处理能力和随机访问功能。

这些特性已通过芯片测试验证：测试时钟频率设定为5MHz，编程脉冲优化为2.5个时钟周期。

该方法为新兴机制驱动的二维电子器件与成熟CMOS平台之间的兼容性提供了可靠保障。

团队相信，这些系统级成果标志着将二维电子技术优势拓展至实际应用领域的重要里程碑。

下一步，周鹏-刘春森团队计划建立实验基地，与相关机构合作，推进自主主导的工程化项目，并计划用3-5年时间将项目集成到兆量级水平，期间产生的知识产权和IP可授权给合作企业。

展望未来，该团队期待该技术颠覆传统存储器体系，让通用型存储器取代多级分层存储架构，为人工智能、大数据等前沿领域提供更高速、更低能耗的数据支撑，使二维闪存成为AI时代的标准存储方案。