微架构与工艺技术的协同设计：应对功耗与散热挑战

随着工艺技术的进步，性能与晶体管密度的提升潜力正面临功耗和散热的严峻挑战。尽管新材料、互连和器件结构的创新仍然重要，但它们必须与架构策略紧密结合，才能确保系统级效率。此外，人工智能计算需求的激增已超越传统扩展曲线，使得在严格的功耗和散热限制下实现前所未有的性能成为一大挑战。

本文着重探讨了微架构与工艺技术的协同设计如何应对不断增长的热密度、功耗挑战和性能需求，并敦促工艺研究人员在扩展路线图中考虑架构的影响。

引言

摩尔定律并未失效，但正在经历深刻变革。在原子级材料工程、导电金属层、三维晶体管层、背面供电、新型高密度三维封装等研究推动下，晶体管尺寸不断缩小，但传统尺寸缩小的优势正受到功率密度和散热限制的挑战。随着晶体管尺寸的缩小和三维结构的普及，性能瓶颈已转向：系统不再受限于晶体管的开关速度或数量，而是越来越依赖于其有效管理能量和散热的能力。

与此同时，人工智能工作负载的爆炸式增长——其特点为海量模型、密集型训练流程和低延迟推理——使计算需求呈数量级增长，进一步加剧了数据中心和边缘设备的功耗和散热压力。

在这个新时代，微架构创新不再是次要优化，而必须与工艺技术同步发展。电源供应、散热管理和计算效率必须在设备和系统堆栈层面进行整体考量。本文提出了一种协作视角：微架构如何不断演变以指导工艺技术的发展，以及工艺突破如何在架构层面得到充分考虑，从而转化为实际的性能提升。

热密度

A. 更高的集成度会放大热密度。

热密度定义为单位面积的功率，而面积的快速缩小会放大热密度。更小的特征尺寸和更高的集成度虽然能提升性能，但也会增加局部发热。Fred Pollack在1999年的MICRO32主题演讲（图1）中指出，功率密度已经超过了热板，并预计将达到核反应堆的水平。

Debbie Marr在2024年的MICRO56主题演讲（图2）中表明，英特尔核心处理器的功率如今已经超过了这一水平。尽管关于核反应堆功率密度的说法存在争议，但毫无疑问，如今的硅芯片可以在极短时间内达到临界温度。

硅芯片从安全温度升至临界温度的速度如此之快，以至于必须从一开始就考虑热传感器和散热措施。曾经只在高性能系统中才会遇到的散热挑战，如今也影响到了主流设备和移动设备。

高效节能性能

A. 性能与功耗：电压调节图

图2展示了CPU设计的性能与功耗曲线，其中性能和功耗受以下关系控制：

B. 工艺技术进步

如图5所示，工艺技术的进步使得在恒定功耗下实现更高的性能（例如，通过更快的晶体管、降低电容）以及在恒定性能下实现更低的功耗（例如，通过低漏电材料和堆叠器件）。然而，激进的尺寸缩小可能会加剧热密度，因此需要采取架构方面的应对措施。

C. 微架构性能特性

如图6所示，添加微架构性能特性可以实现更高的性能，例如更大的结构或更多的层压结构。但通常情况下，增加电容也会提高性能。

系统级扩展

A. 阿姆达尔定律与多处理器可扩展性

图8展示了阿姆达尔定律对多处理器性能可扩展性的限制。并行程序通常包含串行执行区域和并行执行区域。阿姆达尔定律指出，并行程序的性能会渐近地接近一个由程序串行部分决定的极限。

结论

先进的半导体工艺技术正在释放卓越的性能——但如果没有架构意识，其优势将受到功耗和散热的限制。一种新的架构与工艺协同设计模式必须出现。下一代计算不仅需要更小的晶体管，还需要更智能的系统。通过将能效和散热约束视为共同责任，我们可以将摩尔定律的轨迹延伸至一个可持续、高性能的未来。