氧化物半导体存储技术：创新进展与未来挑战

近年来，氧化物半导体（OS）因其作为下一代存储架构潜力材料的显著优势而备受瞩目。其关键优势在于与后端互连工艺（BEOL）兼容的逻辑与存储器件。本文报道了基于氧化物半导体沟道的BEOL存储器件在近期取得的进展及面临的挑战，包括类DRAM的1T-1C存储单元、无电容增益单元以及非易失性铁电场效应晶体管（Ferroelectric FET）。文章深入分析了氧化物沟道的关键特性，重点探讨了材料与器件工艺技术方面的进展，这些进展有助于提升存储器的核心指标，如耐久性、数据保持特性以及可扩展性。这些研究结果为优化基于氧化物半导体的存储器件以满足下一代应用需求提供了宝贵的参考。

引言

生成式人工智能应用（如大语言模型，LLMs）的迅速普及，正推动计算范式向数据为中心转变，并对新型存储技术提出了前所未有的需求。这些存储技术需要更高的容量和带宽，并在能效方面表现更佳，以支撑日益复杂的工作负载。为应对这些挑战，氧化物半导体（OS）沟道材料正成为创新型存储单元设计的重要候选。这类设计旨在与现有存储解决方案（如SRAM、DRAM）形成互补，通过实现与BEOL兼容的存储架构，推动存储系统层级结构的变革。值得注意的是，基于氧化物半导体的存储器具备独特特性，例如单元覆盖外设（Cell-over-Peripheral，COP）设计，这得益于其与先进CMOS逻辑器件的单片集成能力。

在n型氧化物半导体方面已取得显著进展，包括IGZO、InWO、InSnO以及InO等材料。由于其超低漏电特性以及与低于400℃的低热预算工艺兼容，这些材料已成为BEOL存储单元接入晶体管的自然选择。然而，寻找性能可与之匹配的p型氧化物沟道材料仍然更具挑战性。该方向目前仍是一个活跃的研究领域，并且与n型氧化物半导体相结合，有望推动远超存储系统本身的新型应用。

表I总结了当前正在密集研究的三类主要BEOL兼容、基于氧化物半导体沟道的存储器类型：

（1）采用超低漏电n型氧化物半导体接入晶体管的类DRAM 1T-1C存储结构；

（2）由n型与p型氧化物半导体晶体管组成的无电容增益单元存储器，其结构形式包括2T-0C或nT-0C；

（3）将n型氧化物半导体沟道与基于Hf的铁电介质相结合，构成铁电场效应晶体管

在本文中，我们将回顾基于氧化物半导体（OS）的存储单元技术的最新进展，并讨论为满足性能需求在材料与器件开发方面所取得的进展与面临的挑战。通过探讨n型与p型氧化物沟道，我们旨在为新兴存储架构中影响器件设计、可扩展性和可靠性的关键因素提供参考。

图 2：用于优化n型OS晶体管性能的策略示意图。

近期，在先进逻辑平台上展示了一种采用n型氧化物半导体晶体管的1T-1C存储芯片，其在制造工艺与晶圆厂兼容性方面表现出高度成熟性，并实现了优异的性能。该芯片在0.75 V的VDD条件下实现了8 ns的随机周期时间和128 ms的保持时间，并在85 ℃条件下展现出多年级别的可靠性。整个存储单元阵列以COP结构单片集成在CMOS外围电路之上，通过最小化信号传播距离，在密度扩展以及延迟和功耗降低方面提供了显著优势。n型氧化物半导体材料已被广泛研究，其成熟度在实现这一突破中发挥了关键作用。

图 3：（a）进行接触电阻（RC）优化前后的ID–VG特性对比；（b）通过TLM方法提取的RC数值，显示经优化后RC低于500 Ω·μm。

在尺寸缩小的n型OS器件中，降低接触电阻（RC）对于提升ION至关重要。图3(a)对比了RC优化前后的ID–VG特性，其中优化措施包括：通过接触工艺工程手段减轻接触刻蚀过程中造成的表面损伤；通过接触中间层（IL）优化降低金属/半导体肖特基势垒（SB）高度。结合这些方法，实现了低于500 Ω·μm的RC值。

图 4：通过精确控制氧化物半导体（OS）沟道成分实现的VT可调性，揭示了VT与ION之间的典型权衡关系。

可靠性性能（包括正偏压温度不稳定性和负偏压温度不稳定性，PBTI/NBTI）对OS沟道晶体管中氢的存在高度敏感。已有研究表明，由于氢扩散和缺陷形成，n型OS系统中会出现复杂的PBTI和NBTI行为。为减轻这些影响，采用了表面处理和钝化方法以尽量减少氢含量并防止其在工艺过程中向沟道中扩散。

图 5：OS沟道的SIMS深度剖面显示通过表面处理与钝化有效降低了沟道中的氢含量。

图 6：耐久性测试结果展示在85 ℃条件下经过1.4×1⁹次循环后误码率（BER）仍低于 1 ppm。

最后，尽管取得了这些积极进展，仍需在材料与工艺开发方面进行进一步探索和优化以充分释放基于SnO器件的潜力。