300mm硅基氮化镓工艺：创新Chiplet技术引领高性能电子时代

在IEDM 2025上，英特尔首次展示了基于300mm硅基氮化镓工艺的氮化镓Chiplet技术。这项技术具备以下特点：

• 业界最薄的氮化镓Chiplet，底层硅衬底厚度仅为19µm，来自完全加工、减薄和单晶化的300mm硅基氮化镓晶圆，展现卓越晶体管性能和品质因数；
• 首个采用单片集成氮化镓N-MOSHEMT和硅PMOS工艺的全功能集成片上CMOS数字电路库，涵盖反相器、逻辑门、多路复用器、触发器和环形振荡器等；
• TDDB、pBTI、HTRB和HCI测试结果令人满意，表明该300mm氮化镓MOSHEMT技术满足所需可靠性指标。

英特尔认为，这项技术的展示表明，300mm GaN-on-silicon技术是一种有吸引力且功能强大的Chiplet技术，适用于高性能、高密度、高效功率和高速/射频电子产品。

引言

随着计算解决方案向更高功率扩展，应用于图形和服务器平台，以及5G/6G通信提高数据速率，氮化镓 (GaN) 和先进3D封装等半导体技术在提供超越当前硅和III-V族技术的高性能、高效率、高集成度和高密度方面，正发挥越来越重要的作用。

此前，有专家提出300mm GaN-on-silicon技术，因其卓越的性能指标(FoM)及将低电压至48V GaN与硅CMOS集成的能力，正成为高密度、高性能功率和高速/射频电子器件领域的极具吸引力技术。图1展示了GaN负载点电源解决方案的潜在发展方向：从分立式主板电压调节器(MBVR)到采用GaN功率芯片的Chiplet集成，满足对更高功率密度、更高效率（如降低I²R布线损耗）和更紧密集成度的需求。

本文展示了实现基于300mm硅基GaN工艺的GaN Chiplet技术所需的技术要素。图2展示了GaN Chiplet集成的示例。

首先，值得注意的是，该复合体中用于容纳Chiplet的空间非常有限（在所有xyz方向上）。因此，GaN晶体管技术需具备高密度和高性能，提供接近或超过10 A/mm²的高电流密度。此前，我们证明了300mm的硅基GaN MOSHEMT技术可实现接近~10 A/mm²的功率芯片。此外，GaN Chiplet需超薄（<<50 µm），实现短（低纵横比）、低电阻的硅通孔(TSV)，降低电阻损耗并实现可接受的散热。

在这项工作中，我们展示了业界首个采用厚度仅为19 µm的硅衬底的GaN Chiplet，该硅衬底来自经过全面加工、减薄和单晶化的300mm GaN on-silicon晶圆。

其次，GaN Chiplet需尽可能完整，具备所需的各种功能，如CMOS控制器、低漏电CMOS驱动器、偏置电路（如PMOS电流镜）和遥测电路等。集成CMOS驱动器（如DrGaN）和死区时间控制器等功能对实现最佳效率和快速开关以缩小无源器件尺寸至关重要。该复杂结构中没有空间容纳如CMOS配套芯片。仅为了访问少量CMOS组件而在芯片间布线效率低下。

因此，对于GaN Chiplet技术而言，至关重要的是将关键CMOS元件集成并实现在同一GaN芯片上。

为此，我们首次展示了一个功能齐全、完全集成的片上CMOS数字电路库，涵盖反相器、逻辑门、多路复用器、触发器和环形振荡器等，所有电路采用单片集成GaN N-MOSHEMT和Si PMOS工艺实现，该工艺通过层转移技术实现，并使用统一工艺设计套件(PDK)进行设计。

第三，GaN MOSHEMT晶体管技术需满足基本可靠性要求。在这项工作中，我们展示了温度相关介质击穿（TDDB）、正偏压温度稳定性（pBTI）、高温反向偏置（HTRB）和热载流子注入（HCI）方面的良好结果，表明300mm GaN MOSHEMT技术满足这些可靠性指标。

从高性能 300 毫米硅基氮化镓晶圆中制备超薄 GaN Chiplet

图3展示了减薄并切割成单片的300mm GaN-on-silicon晶圆的照片，包括(b)晶圆边缘和(c)晶圆内成功取出一个Chiplet（晶粒）的区域。该晶圆采用SDBG（研磨前隐蔽切割：stealth dicing before grinding）工艺进行减薄和切割。

图4(a-c)展示了从图3所示的300mm GaN-on-silicon晶圆中提取的GaN Chiplet的SEM显微照片，显示厚度仅为19 µm的底层硅衬底。横截面SEM显微照片显示完全加工的后端互连堆叠和前端GaN器件。需强调，这是业界最薄的完全加工的300mm GaN晶圆。图4(d)展示了一个原型，其顶部GaN Chiplet翻转后连接到底部晶圆上。

图5展示了从图4中的GaN Chiplet测得的GaN MOSHEMT（LG=30 nm，栅漏间距不同）晶体管的ID-VG特性。LG=30 nm的GaN晶体管表现出优异的导通电阻(RON)，以及低于3 pA/µm的低漏极和栅极漏电流。

图6展示了从图4中的GaN Chiplet测得的GaN MOSHEMT（LG=30 nm，LGD=1, 2, 3 µm）的ID-VD特性。在图6(b)的BVDS测量过程中，在维持78 V (@ 1 µA/µm)的VDS后，该晶体管表现出稳定的ID-VD特性（变化小于2%）。